[SRAM-PIM Core Circuit] Inverter/NAND/NOR Power & Delay Measurement

"Inverter/NAND/NOR Power & Delay Measurement"

Process

CIW → Library Manager → File → New → Library → Library 이름 입력 ("practice_tsmc") → 선택


Cell 생성

Schematic - Inverter


Schematic - NAND


Schematic - NOR


Schematic - 3 in 1


SP File

0 → 1로 변화하는데 소모되는 시간과 소모 전력 측정
∵ nMOS : 출력 0 / pMOS : 출력 1 → 전자의 이동도 > 정공의 이동도 ∴ 0 → 1 측정
    (0 → 0 / 1 → 1 : 값이 변하지 않아 전압의 중간 지점 통과 X → 측정 불가)

2 : "input.ckt" 파일의 전체 내용을 불러옴
3 : 공정 모델 코너 "toplevel.l"에서 "top_tt" 부분만 불러옴
5~6 : [전압원 이름] [(+) 노드] [(-) 노드] [전압 크기]
8~10 : 상수 값 설정
12~16 : 초기화
18 ~ 20 : [전압원 이름] [(+) 노드] [(-) 노드] [전압 크기]
22, 23, 25 : IN?b 신호를 pwl 방식으로 생성하고 0~500ps=0V, 501ps=1V로 급격히 상승
24 : IN3b 신호를 pwl 방식으로 생성하고 0V로 유지
26 : IN5b 신호를 pwl 방식으로 생성하고 1V로 유지
28~30 : 0ns~1.5ns 구간 관찰
31~33 : Energy = (전압) x (전류) x (시간) = (전압) x (전류의 적분값) **50% 지점
35~37 : 입력이 50% 지점을 통과한 시간
38~40 : 출력이 50% 지점을 통과한 시간
41~43 : Delay = (출력 시간) - (입력 시간)
45 : 1ps 간격으로 1.5ns까지 Simulation 진행
46 : 출력 데이터 형식 지정
47 : 그래프를 확인하기 위한 파일 생성
48 : 측정값 정밀도(= 유효 숫자 자리수)
49 : 계산 오차 허용 범위를 좁혀 정밀도 강화

3번째 줄을 주석 처리한 이유 : "input.ckt"파일에 동일한 코드가 있어서 중복으로 오류 발생

Waveform

Inverter

NAND

NOR

Result

3030~3032 : 음수 = 전류의 방향
3033 : Inverter 소모 에너지 = 1.80x10^(-16)J
3033 : NAND 소모 에너지 = 2.07x10^(-16)J
3033 : NOR 소모 에너지 = 3.88x10^(-16)J
3042 : Inverter Delay = 2.27ps
3043 : NAND Delay = 2.87ps
3044 : NOR Delay = 5.41ps(∵ 이동도가 낮은 pMOS가 직렬로 연결)

댓글

댓글 쓰기

이 블로그의 인기 게시물

[Mini-NPU RTL] NN Reference Model

이미지
"NN Reference Model" 1. Neuron 단 1개의 Neuron만 존재하며 해당 Neuron이 가중합을 잘 구하고 활성화 함수를 제대로 통과시키는지 확인 → 28x28=784개의 입력 데이터와 784개의 가중치를 각각 곱한 후 ∑, 이후 활성화 함수를 통과시킨 뒤, 1개의 값 출력 → "test_data.txt"에서 데이터를 읽어 Neuron에 직접 넣음 → 가중치와 편향이 "w_1_0.mif", "b_1_0.mif"로부터 정적으로 고정되어 Load neuron_tb.sv) include.v) 공통 상수를 미리 정해두는 파일로, 숫자를 고치면 Network 깊이, Neuron 개수 등을 조절 ReLU.v) 공통 활성화 함수인 ReLU를 하드웨어로 구현한 코드 Sig_ROM.v) 공통 Sigmoid 함수 연산을 실시간으로 계산하지 않고  미리 계산된 결과값 을 메모리에서 꺼내 쓰는  LookUp Table  방식의 구현 Weight_Memory.v) 공통 가중치를 저장하는 메모리 장치로 가중치를 읽고 쓴다. Neuron.v) 공통 입력 데이터를 받아 가중치와 곱하고, 누적 한 후, 편향을 더하고, 활성화 함수를 거쳐 출력하는 연산 Unit 2. Network 수많은 Neuron이 합쳐진 전체 시스템의 데이터 흐름과 제어 Logic이 제대로 작동하는지 확인 → 28x28=784개의 입력 데이터가 30개의 Neuron에게 동시에 전달되면 784x30개의 가중치를 곱해 30개의 결과 출력     (첫 번째 입력이 1 Cycle에 서로 다른 30개의 가중치와 병렬 연산으로 곱해진다. ∴ 784 Cycle) → 30개의 입력이 다음 Layer의 20개 Neuron에 전달되어 30x20개의 가중치를 곱해 20개의 결과 출력 → 20개의 입력이 다음 Layer의 10개 Neuron에 전달되어 20x10개의 가중치를 곱해 10개의 결과 출력 → 10개의 출력은 입력 이미지 0~9의 점수를 나...
자세한 내용 보기

[Mini-NPU RTL] TPU (Study Paper)

이미지
"In-Datacenter Performance Analysis of a Tensor Processing Unit" 1. Introduction to Neural Networks   NN은 입력 값들의 가중 합에 비선형 함수(ex. max(0, value))를 적용하는 단순한 인공 뉴런에 기초한다.   ※ 가중합 : 입력 데이터에 중요도인 가중치 를 곱해서 더한다.   ※ 비선형 함수 : 계산된 합을 그대로 쓰지 않고 변형하는 함수(활성화 함수)   ※ max(0, value) : ReLU(Rectified Linear Unit) 함수이며, 음수면 0, 양수면 해당 값을 그대로 내보낸다.   NN은 계층(Layer) 으로 모이며, 한 계층의 출력은 다음 계층의 입력이 된다.   DNN(Deep Neural Networks) 은 NN에서 계층의 수가 많은 것 을 의미한다.   NN은 개발 단계인 Training(학습) 단계와 실전 단계인 Inference(추론) 단계가 있다.   개발자는 계층의 수 와 NN의 유형 을 선택하고, 학습 과정을 통해 가중치 를 결정한다.   학습이 끝난 후, 추론 단계에서는 소수점 아래 긴 자리까지 필요 없는 경우가 많다.   ∴ Quantization(양자화) 단계에서 단순한 정수( 8-bit )로 바꿔 용량↓ & 속도↑         → 8-bit 정수 곱셈 : 16-bit 부동소수점 곱셈보다 에너지 소모 6배↓ & 칩 면적 6배↓         → 8-bit 정수 덧셈 : 16-bit 부동소수점 덧셈보다 에너지 소모 13배↓ & 칩 면적 38배↓   NN의 유형은 3가지로 볼 수 있다.   ·  MLP(Multi-Layer Perceptrons) : 각 계층은 이전 계층의 모든 출력 값(Fully Conn...
자세한 내용 보기